补充一点Tile64处理器的资料

Tile64利用了mesh网络中的每个处理器创建了一个巨大的计算资源池，可用于运行linux的单个实例、应用程序或者虚拟Linux镜像，它们相互独立。

Tile64采用了32bit设计，RISC和VLIW架构，而并非现在的RISC和X64处理器上的64bit位设计。这种核心每个时钟周期可执行3条指令，主频600 MHz 到 1 GHz之间。

Tile64配置了64KB L2缓存，8KB L1数据缓存和8KB L1 指令缓存。

Tile64处理器的switch是其核心，用于将5个不同的mesh网络连接在一起，这5个网络分别用于：内存访问、流线型包传输、用户数据网络、缓存未命中、进程间通讯。

64个核心周围设计有4个DDR2内存控制器、2个千兆以太网口、2个PCIE控制器、2个万兆 XAUI接口，2个可扩展I/O接口（可支持CF卡或者硬盘）。

Tile采用了90nm制程。

Tile64缓存机制很有意思，所有核心的L2缓存可以被集中起来作为一个容量未5MB的L3缓存，每个核心都可以访问其它核心的L2缓存。

太困了先整理到这里了。